## IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND **METHOD**

Also published as: Publication number: JP2006518495 (T) Publication date: 2006-08-10 WO2004042560 (A2) Inventor(s): WO2004042560 (A3) Applicant(s): 📆 WO2004042574 (A2) Classification: **W**02004042574 (A3) - international: G06F15/80; G06F9/30; G06F9/38; G06F9/445; G06F9/46; WO2004042569 (A2) G06F15/78; G06F15/76; G06F9/30; G06F9/38; G06F9/445; more >>

G08F9/38S4 - European:

Application number: JP20050502226T 20031031

Priority number(s): US20020422503P 20021031; US20030684102 20031009; US20030663929 20031009; US20030683932 20031009; US20030684053 20031009; US20030684057 20031009;

WO2003US34559 20031031

Abstract not available for JP 2006518495 (T) Abstract of corresponding document: WO 2084842560 (A2)

A peer-vector machine includes a host processor and a hardwired pipeline accelerator. The host processor executes a program, and, in response to the program, generates host data, and the pipeline accelerator generates pipeline data from the host data. Alternatively, the pipeline accelerator generates the pipeline data, and the host processor generates the host data from the pipeline data. Because the peer-vector machine includes both a processor and a pipeline accelerator, it can often process data more efficiently than a machine that includes only processors or only accelerators. For example, one can design the peer-vector machine so that the host processor performs decisionmaking and non-mathematically intensive operations and the accelerator performs non-decisionmaking and mathematically intensive operations. By shifting the mathematically intensive operations to the accelerator, the peer-vector machine often can, for a given clock frequency, process data at a speed that surpasses the speed at which a processor-only machine can process the data.

Data supplied from the esp@cenet database -- Worldwide

(19) 日本開特許行(JP)

# (12)公 表特許公報(A)

(11)特許出難公表輩号

特数2006-518495 (P2006-518495A)

(43) 公表日 平成18年8月10日(2006.8.10)

(51) Int. CI.

F 1

チーマコード (参考)

GO 6 F 15/80 (2006.01)

GO 6 F 15/80

### 審查請求 未請求 予備審查請求 未請求 (全 33 頁)

(21) 出職番号 (86) (22) 出題日 (85) 朝訳文提出日 (86) 南黎出顧番号	特數2005-502226 (P2005-502226) 平成15年10月31日 (2003, 10, 31) 平成17年6月16日 (2005, 6, 16) PCT/0S2003/034559	(71) 出難人	504242618 ロッキード マーティン コーポレーション アメリカ台衆国 メリーランド州 208
(87) 国際公開番号 (87) 国際公開日	W02004/042574 平成16年5月21日 (2004、5、21)		- 17~1803 ペセスダ ロックレッジ - ドライブ 6801
(31) 優先權主張聯号	60/422,503	(74) 代理人	100083932
(32) 優先日 (33) 優先權主張當	平成14年10月31日 (2002.10.31) 米翼 (85)	(74) 代理人	弁理士 廣江 武典 100129698
(31) 優先權主張費号 (32) 優先日	10/684,102 平成15年10月9日 (2003.10.9)	(74) 代環人	弁理士 武川 隆置 100129676
(33) 優先權主張国	*B ((S)	(14) (03)	弁理士 ▲高▼荒 新一
(31)優先權主張費号 (32)優先日	10/683, 929 平成15年10月9日 (2003, 10, 9)	(74)代理人	100130074 弁理士 中村 繁充
(33) 優先權主張區	米雪 (US)	•	
			幾終異に続く

(54)【発明の名称】改善された計算アーキテクチャを有する計算やシン、関連システム、並びに、方法

## (57)【要約】

計算マシンは第1パッファと該パッファと結合されたプロセッサとを含む。プロセッサは、アプリケーション、第1データ転送オブジェクト、並びに、第2データ転送オブジェクトを実行し、アプリケーションの制御下でデータを発行し、第1データ転送オブジェクトの制御下でその発行されたデータをパッファにロードし、そして、第2データ転送オブジェクトの制御下でパッファからその発行されたデータを検索する。代替的には、プロセッサは、データを検索して、第1データ転送オブジェクトの制御下でその検索されたデータをパッファにロードし、第2データ転送オブジェクトの制御下でパッファからそのデータをアンロードし、そして、アブリケーションの制御下でそのアンロードされたデータを処理する。計算マシンがプロセッサと結合されたパードウェアに組み込まれたパイプライン加速器を含むピアーベクトル・マシンである場合、パッファ及びデータ転送オブジェクトはアブリケーション及び加速器の間でのデータの転送を補助する。

### 【特許請求の範囲】

## 【請求項1】

計算マシンであって、

第1パップアと、

前記パッファと結合されたプロセッサと、を含み、

前記プロセッサが、

アプリケーション。第1データ転送オブジェクト、並びに、第2データ転送オブジェ クトを実行し、

前記アプリケーションの制御下でデータを発行し、

前記第1データ転送オブジェクトの制御下で前記発行されたデータを前記パッファに 10 ロードし、

前記第2データ転送オブジェクトの制御ドで前記バッファから前記発行されたデータ を検索するように動作できる、計算マシン。

#### 【編泉項2】

前記第1及び第2のデータ転送オブジェクトが、同一オブジェクト・コードの第1及び 第2の例証をそれぞれ含む、請求項1に記載の計算マシン。

#### 【新求班3】

前記プロセッサが、

前龍アプリケーションを実行して、前龍アプリケーションの制御下で前龍データを発行するように動作できる処理ユニットと、

20

前記第1及び第2のデータ転送オブジェクトを実行して、前記第1データ転送オブジェクトの制御下で前記パッファに前記発行されたデータをロードし、前記第2データ転送オブジェクトの制御下で前記発行されたデータを検索するように動作できるデータ転送ハンドラーを含む、請求項1に記載の計算マシン。

#### [38:84]4]

前記プロセッサが、前記アプリケーションのスレッドを実行して、前記スレッドの制御 ドで前記データを発行するように更に動作できる、請求項1に記載の計算マシン。

## 【新来班51

前記プロセッサが、

キュー・オブジェクト及びリーダ・オブジェクトを実行し。

30

前記キュー・オブジェクトの銅鑼下で前記発行されたデータの前記パッファへのローディングを反映しているキュー値を記憶し、

前記リーダ・オブジェクトの制御下で前記キュー値を読み取り、

前記リーダ・オブジェクトの制御下で且つ前記キュー値に応じて、前記発行されたデータが前記パッファを専有していることを前記第2ソフトウェア・オブジェクトに通知し、

前記第2データ転送オブジェクトの制御ドで且つ前記通知に応じて、前記記憶協所から 前記発行されたデータを検索するように更に動作できる、請求項1に記載の計算マシン。

## 【請求項6】

パスを更に含み、

前記プロセッサが通信オブジェクトを実行し、前記通信オブジェクトの制御下で前記検 素されたデータを前記パスに駆動するように動作できる、請求項目に記載の計算マシン。

40

### 【精采项7】

第2パッファを更に含み、

前記プロセッサが、前記第2データ転送オブジェクトの制御下で、前記検索されたデータを前記第2バッファに提供するように動作できる、請求項目に記載の計算マシン。

#### [maxms]

前記プロセッサが、前記第2データ転送オブジェクトの制御下で、ペッダーと前記検索されたデータとを含むメッセージを生成するように更に動作できる、請求項目に記載の計算マシン。

## 【翻采填9】

前記第1及び第2のデータ転送オブジェクトが同一オブジェクト・コードの第1及び第 2の側距をそれぞれ含み、

前記プロセッサがオブジェクト・ファクトリーを実行して、前記オブジェクト・ファクトリーの制御下で前記オブジェクト・コードを生成するように動作できる、請求項目に記載の計算マシン。

### 【編泉項10】

計算マシンであって、

第1バッファと、

前記バッファと結合されたプロセッサと、を含み、

前記プロセッサが、

第1及び第2のデータ転送オブジェクトとアプリケーションとを実行し、

前記第1データ転送オブジェクトの制御ドでデータを検索して前記検索されたデータ を前記パッファにロードし、

前記第2データ転送オブジェクトの制御下で前記パッファから前記データをアンロードし、

前記アプリケーションの制御下で前記アンロードされたデータを処理するように動作できる、計算マシン。

#### 【清水項11】

- 前紀第1及び第2のデータ振送オブジェクトが同一オブジェクト・コードの第1及び第 2の例証をそれぞれに含む、請求項10に記載の計算マシン。

#### 【請求項12】

前記プロセッサが、

前記アプリケーションを実行し、前記アプリケーションの制御下で前記アンロードされたデータを処理するように動作できる処理ユニットと、

前記第1及び第2のデータ転送オブジェクトを実行し、前記第1データ転送オブジェクトの制御下で前記バスから前記データを検索して該データを前記パッファにロードし、前記第2データ転送オブジェクトの制御下で前記パッファから前記データをアンロードするように動作できるデータ転送ハンドラーと、を含む、請求項10に配載の計算マシン。

## 【請求項13】

前記プロセッサが前記アプリケーションのスレッドを実行して、前記スレッドの制御下で前記アンロードされたデータを処理するように更に動作できる、請求項10に記載の計算マシン。

#### 【請求項14】

前記プロセッサが、

キュー・オブジェクト及びリーダ・オブジェクトを実行し、

前記キュー・オブジェクトの網攤ドで前記発行されたデータの前記第1パッファへのローディングを反換しているキュー値を記憶し、

節紀リーダ・オブジェクトの制御下で前紀キュー値を読み取り、

- 前記リーダ・オブジェクトの制御下で且つ前記キュー値に応じて、前記発行されたデータが前記パッファを専有していることを前記第2データ転送オブジェクトに通知し、

前記第2データ転送オプジェクトの制御下で且つ前記通知に応じて前記パッファから前記発行されたデータをアンロードするように更に動作できる、請求項10に記載の計算マシン。

#### 【新来明15】

第2パッファを更に含み、

前記プロセッサが前記第1データ転送オプジェクトの制御下で前記第2パッファから前記データを検案するように動作できる、請求項10に記載の計算マシン。

## [湖水湖16]

バスを更に含み。

前記プロセッサが、通信オブジェクトを実行し、前記通信オブジェクトの制御下で前記

50

40

10

バスから前記データを検索して、前記第1データ転送オブジェクトの制御下で前記通信オ ブジェクトから前記データを検索するように動作できる、請求項10に記載の計算マシン。

#### [ 1 1 10 12 18]

- 前記第1及び第2のデータ転送オブジェクトが同一のオブジェクト・コードの第1及び 第2の例証をそれぞれ含み、

前記プロセッサが、オブジェクト・ファクトリーを実行して、前記オブジェクト・ファクトリーの制御下で前記オブジェクト・コードを生成するように動作できる、請求項10 に記載の計算マシン。

#### [請求項18]

前記プロセッサが、前記第1データ転送オブジェクトの制御下でヘッダー及び前記データを含むメッセージから前記データを回復するように動作できる、請求項10に記載の計算マシン。

#### [ 8 1 即来 6 ]

ピアーベクトル・マシンであって

バッファと、

バスと、

前記バッファ及び前記バスの双方と結合されたプロセッサであり、

アプリケーション、第1及び第2のデータ転送オブジェクト、並びに、通信オブジェ クトを実行し。

前記アプリケーションの制御下でデータを発行し、

前記第1データ転送オブジェクトの制御下で前記パッファに前記発行されたデータを ロードし、

前記第2データ転送オブジェクトの制御下で前記パッファから前記発行されたデータを検索し、

前記通信オブジェクトの制御下で前記発行されたデータを前記パスに駆動するように 動作できるプロセッサと、

前記パスと結合されて、前記パスから前記発行されたデータを受信して前記受信された発行データを処理するように動作できるパイプライン加速器と、を含むピアーベクトル・マシン。

## 【翻来項20】

前記プロセッサが、前記第2データ転送オブジェクトの制御下で前記発行されたデータを含むメッセージを構築して、前記通信オブジェクトの制御下で前記パスに前記メッセージを駆動するように更に動作でき。

前紀パイプライン加速器が、前紀パスから前記メッセージを受償して、前記メッセージ から前記発行されたデータを回復するように動作できる、請求項19に記載のピアーベク トル・マシン。

## [請采項21]

前記ホストプロセッサと結合されると共にオブジェクト・データを記憶するように動作 できるレジストリを更に含み、

前記プロセッサが、

オブジェクト・ファクトリーを実行し、

前記オブジェクト・ファクトリーの制御下で、前記オブジェクト・データから、前記第1及び第2のデータ転送オブジェクトと前記通信オブジェクトとを生成するように動作できる、請求項19に記載のピアーベクトル・マシン。

## [請求項22]

ピアーベクトル・マシンであって。

バッファと、

バスと、

前記パスと結合されると共にデータを生成してそのデータを前記パスに駆動するように

10

20

40

30

動作できるパイプライン加速器と、

節記パッファ及び簡記パスの双方と結合されたプロセッサと、を含み、

前紀プロセッサが、

アプリケーション、第1及び第2のデータ転送オブジェクト、並びに、通信オブジェ クトを実行し。

前記通信オブジェクトの制御下で前記パスから前記データを受信し、

前記第1データ転送オブジェクトの制御下で前記受信したデータを前記パップァにロードし、

前記第2データ転送オブジェクトの制御下で前記パッファから前記データをアンロードし。

前記アプリケーションの制御下で前記アンロードされたデータを処理するように動作できる、ピアーベクトル・マシン。

#### 【简求明23】

前記パイプライン加速器が前記データを含むメッセージを構築してそのメッセージを前 紀パスに駆動するように更に動作でき、

前割プロセッサが、

前組通信オブジェクトの制御ドで前記バスから前記メッセージを受信し、

前記第1データ転送オブジェクトの制御下で商記メッセージから前記データを制復するように動作できる、請求項22に記載のピアーベクトル・マシン。

#### 【新來項24】

前記ホストプロセッサと結合されると共にオブジェクト・データを記憶するように動作できるレジストリを更に含み、

前配プロセッサが、

オブジェクト・ファクトリーを実行し、

前記すブジェクト・ファクトリーの制御下で、前記オブジェクト・データから前記第1 及び第2のデータ転送すブジェクトと前記通信オブジェクトを生成するように動作できる 、請求項22に記載のピアーベクトル・マシン。

## [清潔明25]

ピアーベクトル・マシンであって、

第1バッファと、

バスと、

顔麗バッファ及び繭龍バスの双方と結合されたプロセッサであり、

コンフィギュレーション・マネージャ、第1及び第2のデータ転送オブジェクト、並びに、通信オブジェクトを実行し、

前記コンフィギュレーション・マネージャ及び前記第1データ転送オブジェクトの制御下でコンフィギュレーション・ファームウェアを前記パッファにロードし、

前記第2データ転送オブジェクトの制御下で前記パッファから前記コンフィギュレーション・ファームウェアを検索し、

前記通信オブジェクトの制御下で前記コンフィギュレーション・ファームウェアを前記パスに駆動するように動作できるプロセッサと、

前紀パスと結合されると共に、前紀コンフィギュレーション・ファームウェアを受信して、それ自体をそのコンフィギュレーション・ファームウェアで構成するように動作できるパイプライン加速器と、

を含むピアーベクトル・マシン。

#### [編業項26]

前紀プロセッサが、前記第2データ転送オブジェクトの誤鍵下で前記コンフィギュレーション・ファームウェアを含むメッセージを構築して、前記通信オブジェクトの制御下でそのメッセージを前記パスに駆動するように更に動作でき、

前記パイプライン加速器が前記バスから前記メッセージを受信して、そのメッセージから前記コンフィギュレーション・ファームウェアを回復するように動作できる。請求項2

10

20

30

40

5に記載のピアーベクトル・マシン。

## [新來明27]

前記プロセッサと結合されると共にコンフィギュレーション・データを記憶するように 動作できるレジストリーを更に含み、

前記プロセッサが前記コンフィギュレーション・マネージャの制御下で前記コンフィギュレーション・データから前記コンフィギュレーション・ファームウェアを位置決めするように動作できる、請求項25に記載のビアーベクトル・マシン。

## 【請求項28】

第2パッファを更に含み、

前記プロセッサが、

アプリケーションと第3及び第4のデータ転送オフジェクトとを実行し、

前記コンフィギュレーション・マネージャの制御ドでコンフィギュレーション命令を 生成し、

前記第3データ転送オブジェクトの制御下で前記コンフィギュレーション命令を前記 第2パッファにロードし、

一前記第4データ転送オブジェクトの制御ドで前記第2パッファから前記コンフィギュレーション命令を検索し、

前紀アブリケーションの制御下で、前記コンフィギュレーション命令と対応している動作を実行すべく前紀アブリケーションを構成するように動作できる、請求項25に記載のビアーベクトル・マシン。

### 【請求與29】

前記プロセッサが、

前記コンフィギュレーション・マネージャの制御下でコンフィギュレーション命令を生成し、

前記アプリケーションの制御ドで、前記コンフィギュレーション命令と対応している動作を実行すべく前記アプリケーションを構成するように動作できる、請求項25に記載のビアーベクトル・マシン。

## 【油浆烟30】

前記コンフィギュレーション・マネージャが、前記ファームウェアをロードする前に、 前記パイプライン加速器が前記コンフィギュレーション・データによって規定されるコン フィギュレーションを支援することを確認するように動作できる、請求項25に記載のピ アーベクトル・マシン。

#### 【請求項31】

ピアーベクトル・マシンであって、

第1バッファと、

バスと、

前記パスと結合されると共に、例外データを生成して、その例外データを前記パスに駆動するように動作できるパイプライン加速器と、

前紀パッファ及び前記バスの双方と結合されたプロセッサと、を含み。

前記プロセッサが、

例外マネージャ、第1及び第2のデータ転送オブジェクト、並びに、通信オブジェクトを実行し、

前記通信オブジェクトの制御下で前記バスから前記例外データを受信し、

前記第1データ転送オブジェクトの制御ドで前記受信された例外データを前記パッファにロードし、

前記第2データ転送オブジェクトの制御下で前記パッファから前記例外データをアンロードし、

前記例外マネージャの制御下で前記アンロードされた例外データを処理するように動作できる、ピアーベクトル・マシン。

## 【請求項32】

50

10

30

30

前記パイプラインが、前記例外データを含むメッセージを構築して、そのメッセージを 前記パスに駆動するように更に動作でき、

前記プロセッサが、前記通信オブジェクトの制御下で前記パスから前記メッセージを受信して、前記第1データ転送オブジェクトの制御下で前記メッセージから前記例外データを回復するように動作できる、清求項31に記載のピアーベクトル・マシン。

#### 【路米瓜33】

第2パッファを更に含み、

前記プロセッサが、

コンフィギュレーション・マネージャ及び、第3及び第4データ転送オブジェクトを 実行し、

前記例外データに応じて、前記コンフィギュレーション・マネージャの制御下でコンフィギュレーション・ファームウェアを生成し、

前記第3データ報送オプジェクトの制御下で前記コンフィギュレーション・ファームウェアを前記第2パッファにロードし、

前記第4データ転送オプジェクトの制御下で前記第2パッファから前記コンフィギュ レーション命令をアンロードし、

前記通信オブジェクトの制御下で前記コンフィギュレーション・ファームウェアを前記バスに駆動するように更に動作でき、

前記パイプライン加速器が、前記パスから前記コンフィギュレーション・ファームウェアを受信して、それ自体を該ファームウェアで再構成するように動作できる、請求項31 に記載のピアーベクトル・マシン。

#### 【翻求項34】

葡記プロセッサが、

アプリケーション及びコンフィギュレーション・マネージャを実行し、

前記例外データに応じて、前記コンフィギュレーション・マネージャの制御ドでコンフィギュレーション命令を生成し、

前記コンフィギュレーション命令に応じて、前記アプリケーションの制御下で前記アプリケーションを再構成するように更に動作できる、請求項31に記載のピアーベクトル・マシン。

#### [顯求項35]

ピアーベクトル・マシンであって、

ーコンフィギュレーション・データを記憶するように動作できるコンフィギュレーション・レジストリと、

前記コンフィギュレーション・レジストリと結合されると共に、前記コンフィギュレーション・データからコンフィギュレーション・ファームウェアを位置決めするように動作できるプロセッサと、

前記プロセッサと結合されると共に、前記コンフィギュレーション・ファームウェアで それ自体を構成するように動作できるパイプライン加速器と、 を含むピアーベクトル・マシン。

## [請求項36]

ピアーベクトル・マシンであって、

コンフィギュレーション・データを記憶するように動作できるコンフィギュレーション・レジストリと、

パイプライン加速器と、

を含むピアーベクトル・マシン。

前記コンフィギュレーション・レジストリ及び前記パイプライン加速器の双方と結合されると共に、前記コンフィギュレーション・データに応じてコンフィギュレーション・ファームウェアで前記パイプライン加速器を構成するように動作できるプロセッサと、

## 【請求項371

50

10

20

30

方法であって。

アプリケーションでデータを発行し、

第1データ転送オブジェクトで前記発行されたデータを第1バッファにロードし、

第2データ転送オブジェクトで前記パッファから前記発行されたデータを検索することを含む方法。

#### [## # 10 3 8 ]

前記データを発行することが、前記アプリケーションのスレッドで前記データを発行することを含む、結束項37に記載の方法。

## 【新求明39】

前紀バッファにおける前紀発行されたデータの存在と対応するキュー値を生成し、

前記キュー値に応じて、前記発行されたデータが前記パッファを専有していることを前記第2データ転送オブジェクトに適知することを更に含み、

前記発行されたデータを検索することが、前記通知に応じて、前記第2データ転送オブジェクトで前記記機関所から前記発行されたデータを検索することを含む、請求項37に記載の方法。

### 【辦承項40】

- 通信オブジェクトで前記検索されたデータをバスに駆動することを更に含む、請求項3 7 に記載の方法。

#### 【納米項41】

前記第2データ転送オブジェクトで前記検索されたデータを第2パスにロードすること 20 を更に含む、請求項37に記載の方法。

#### [請求职42]

前記第2データ転送オブジェクトで前記検索されたデータに対するヘッダーを生成し、 前記第2データ転送オブジェクトで前記ヘッダー及び前記検索されたデータを1つのメッセージに組み合わせることを更に含む、請求項37に記載の方法。

## 【請求項431

オプジェクト・ファクトリーでデータ転送オブジェクト・コードを生成し、

前記オブジェクト・コードの第1例証として前記第1データ転送オブジェクトを生成し

前記すブジェクト・コードの第2例証として前記第2データ転送オブジェクトを生成す : ることを更に含む、請求項37に記載の方法。

#### [清潔斯44]

バイブライン加速器で前記第2データ転送オブジェクトから前記データを受信して処理 することを更に含む、請求項37に記載の方法。

## [ 納米斯 4 5 ]

方法であって,

第1データ転送オブジェクトで、データを検索して、その検索されたデータを第1バッファにロードし、

第2データ転送オブジェクトで前記パッファから前記データをアンロードし、

アプリケーションで前記アンロードされたデータを処理することを含む方法。

## 【請求項46】

前記アンロードされたデータを処理することが、前記アプリケーションのスレッドで前記アンロードされたデータを処理することを含む、請求項45に記載の方法。

#### [新来第47]

前記パッファにおける前記データの存在と対応するキュー値を生成し、

前記キュー値に応じて、前記データが前記バッファを専有していることを前記第2データ転送オプジェクトに適知し、

前紀データをアンロードすることが、前記通知に応じて、前記第1データ転送オブジェクトで前記パッファから前記データをアンロードすることを含む、請求項45に記載の方法。

50

40

## [請求項48]

前記データを検索することが、前記第1データ転送オブジェクトで第2パッファから前記データを検索することを含む、請求項45に記載の方法。

#### [請求項49]

通信オプジェクトでバスから前記データを受信することを更に含み、

前紀データを検索することが、前記第1データ転送オブジェクトで前記通信オブジェクトから前記データを検索することを含む、請求項45に記載の方法。

## 【請求項501

バイプライン加速器で前記データを前記第1データ転送オブジェクトに提供することを 更に含む、請求項45に記載の方法。

#### [請求項51]

方法であって、

プロセッサ上で走っているアプリケーションでデータを発行し、

前記プロセッサ上で走っている第1データ転送オブジェクトで前記発行されたデータを バッファにロードし、

前記プロセッサ上で走っている第2データ転送オブジェクトで前記パッファから前記発 行されたデータを検案し、

前記プロセッサ上で走っている通信オプジェクトで前記検索された発行データをバスに 駆動し、

前記パスから前記発行されたデータを受信して、パイプライン加速器で前記発行された。 データを処理することを含む方法。

#### [編末期52]

前記第2データ報送オブジェクトで、ヘッダーと前記発行されたデータとを含むメッセージを生成し、

前記データを前記パスに駆動することが、前記通信オブジェクトで前記メッセージを前記パスに駆動することを含み、

前記発行されたデータを受信して処理することが、前記パイプライン加速器で、前記メッセージを受信してそのメッセージから前記発行されたデータを回復することを含む、消求項51に記載の方法。

## [ 網來頭53]

方法であって、

パイプライン加速器で、データを生成してそのデータをバスに駆動し、

通信オブジェクトで、前記パスから前記データを受信し、

第1データ転送オブジェクトで、前記受信されたデータをバッファにロードし、

第2データ転送オブジェクトで、前記パッファから前記データをアンロードし、

アプリケーションで、前記アンロードされたデータを処理することを含む方法。

#### [編業項54]

前記データを生成することが、前記パイプライン加速器で、ヘッダー及び前記データを含むメッセージを構築することを含み、

前記データを駆動することが、前記パイプライン加速器で、前記メッセージを前記パス 40 に駆動することを含み、

前記データを受信することが、前記通信オプジェクトで、前記パスから前記メッセージ を受信することを含み、

前記第1データ転送オブジェクトで前記メッセージから前記データを回復することを更に含む、請求項53に記載の方法。

#### [請承項55]

ーコンフィギュレーション・マネージャでコンフィギュレーション・ファームウェアを検 索し、

第1通信オブジェクトで、前記コンフィギュレーション・ファームウェアを第1パップ アにロードし、

50

10

20

第2通信オブジェクトで、前記パッファから前記コンフィギュレーション・ファームウェアを検案し、

通信オブジェクトで、前記コンフィギュレーション・ファームウェアをバスに駆動し、 パイプライン加速器で、前記コンフィギュレーション・ファームウェアを受信し、

前記コンフィギュレーション・ファームウェアで、前記パイプライン加速器を構成する ことを含む方法。

#### [湖水県56]

前記コンフィギュレーション・マネージャでコンフィギュレーション命令を生成し、 前記アプリケーションを構成して、前記コンフィギュレーション命令と対応している動作を実行することを更に含む、請求項55に記載の方法。

【請求項57】

前記コンフィギュレーション・マネージャでコンフィギュレーション命令を生成し、 第3通信オブジェクトで、前記コンフィギュレーション命令を第2パッファにロードし

第4通信オブジェクトで、前記第2パッファから前記コンフィギュレーション命令を検索し、

前記アプリケーションを構成して、前記コンフィギュレーション命令と対応している動作を実行することを更に含む、請求項55に記載の方法。

#### 【翻录项58】

方法であって、

パイプライン加速器で、例外データを生成してその例外データをバスに駆動し、

通信オブジェクトで、前記パスから前記例外データを受信し、

第1データ転送オブジェクトで、前記受信された例外データをバッファにロードし、

第2データ転送オブジェクトで、前記バッファから前記例外データをアンロードし、

例外マネージャで、前記アンロードされた例外データを処理することを含む方法。

## 【請求項59】

前記例外データに応じて、コンフィギュレーション・マネージャでコンフィギュレーション・ファームウェアを検索し、

第3転送オブジェクトで、前記コンフィギュレーション・ファームウェアを第2パップ アにロードし、

第4データ転送オブジェクトで、前記第2パッファから前記コンフィギュレーション命令をアンロードし。

前記通信オブジェクトで、前記コンフィギュレーション・ファームウェアを前記バスに 駆動し、

前記コンフィギュレーション・ファームウェアで、前記パイプライン加速器を再構成することを更に含む、請求項58に記載の方法。

## [ 10 8 即朱縣]

エラー・データに応じて、コンフィギュレーション・マネージャでコンフィギュレーション命令を生成し、

- 前記コンフィギュレーション命令に応じて前記アプリケーションを再構成することを更 - 40 に含む、請求項 5 8 に記載の方法。

#### 【結果項61】

方法であって、

計算マシンの初期化中、コンフィギュレーション・レジストリに記憶されたコンフィギュレーション・データによって描されたコンフィギュレーション・ファームウェアを検索 し、

前記コンフィギュレーション・ファームウェアで、前記計算マシンのパイプライン加速器を構成することを含む方法。

#### 【発明の詳細な説明】

#### 【技術分野】

30

10

20

(11)

[00001]

#### <優先権の請求>

この出願は、下記の特許文献上に対する優先権を請求するものであり、引用することでここに合体させる。

【特許文献 1】米国版出願第60/422、503号(2002年10月31日出版)

[00002]

#### <関連出願の相互参照>

この出職は、「改善された計算アーキテクチャ、関連システム、並びに、方法」と題された下記の特許文献2、「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と題された下記の特許文献3、「プログラマブル回路、関連計算マシン、並びに、方法」と題された下記の特許文献4、「多数パイプライン・ユニットを有するパイプライン加速器、関連計算マシン、並びに、方法」と題された下記の特許文献5、と関連し、これら特許文献は全て2003年10月9日に出願され、共通の所有者を有し、引用することでここに合体させる。

【特許文献2】米岡出願第10/684、102号

【特許文獻3】米田出繳第10/683,929号

【特許文献4】米岡出郷第10/684,057号

【特許文献 5】米田出願第10/683、932号

【背景技術】

[0003]

比較的大量のデータを比較的短い期間で処理する通常の計算アーキテクチャは、処理負担を分担する多数の相互接続プロセッサを含む。処理負担を分担することによって、これら多数のプロセッサは、しばしば、所与のクロック周波数で単一プロセッサができるものよりよりも迅速にデータを処理できる。例えば、これらプロセッサの各々はデータの各部分を処理できるか、或は、処理アルゴリズムの各部分を実行できる。

[0004]

図1は、多数プロセッサ・アーキテクチャを有する従来の計算マシン10の機略プロック図である。この計算マシン10は、マスター・プロセッサ12と、相互に通信すると共に該マスター・プロセッサとバス16を介して通信する共間プロセッサ14、一14。と、遠隔装置(図1では不図示)から生データを受け取る入力ボート18と、該遠隔装置に処理データを提供する出力ポート20とを含む。また、計算マシン10はマスター・プロセッサ12に対するメモリ22と、共同プロセッサ14、一14。に対する各メモリ24、一24。と、マスター・プロセッサ及び共同プロセッサがバス16を介して具有するメモリ26とを含む。メモリ22はマスター・プロセッサ12に対するプログラム及び作業メモリの双方の役割を果たり24、一24。は各共同メモリ14、一14。に対するプログラム及び作業メモリの双方の役割を果たす。共有されたメモリ26は、マスター・プロセッサ12及び共同プロセッサ14がそれらの間でデータを転送すること、ボート18を介して遠隔装置からデータを転送すること、ボート20を介して遠隔装置にデータを転送することを可能としている。またマスター・プロセッサ12及び共同プロセッサ14は、マシン10が生データを処理する速度を制御する共通クロック信号を受け取る、

[0005]

一般に、計算マシン10は、マスター・プロセッサ12及び共同プロセッサ14の間で生データの処理を効果的に分割する。ソナー・アレイ等の遠隔ソース(図1では不図示)は、ボート18を介して、生データに対する先入れ先出し(F1FO)バッファ(不図示)として作用する共有メモリ26の1つの区分に生データをロードする。マスター・プロセッサ12はバス16を介してメモリ26から生データを検索して、マスター・プロセッサ及び共同プロセッサ14はその生データを処理して、バス16を介して必要に応じてデータをそれらの間に転送する。マスター・プロセッサ12はその処理データを共有メモリ26内に規定された別のF1FOバッファ(不図示)にロードし、遠隔ソースがボート20を介してこのF1FOからその処理データを検索する。

50

10

20

30

### [0006]

演算例において、計算マシン10は生データに対するn+1個の各演算を順次実行することによって該生データを処理し、これら演算は一体的に高速フーリエ変換(FFT)等の処理アルゴリズムを構成する。より詳細には、マシン10はマスター・プロセッサ12 及び共同プロセッサ14からのデーター処理パイプラインを形成する。クロック信号の所与の商波数で、そうしたパイプラインはしばしばマシン10が単一プロセッサのみを行するマシンよりも高速に生データを処理することを可能としている。

#### [0007]

メモリ26内における生データF1F0(不図示)からの生データ検索後、マスター・プロセッサ12はその生データに対して「角関数等の第1番演算を実行する。この演算は第1番結果を生み出し、それをプロセッサ12がメモリ26内に規定された第1番結果を生み出し、それをプロセッサ12がメモリ26内に規定された第1番結果を1F0(不図示)に記憶する。典型的には、プロセッサ12はメモリ22内に記憶されたプログラムを実行し、そのプログラムの制御の下で上述した動作を実行する。プロセッサ12はメモリ22を作業メモリとしても使用し得て、当該プロセッサが第1番演算の中間期間に生成するデータを一時的に記憶する。

## [00008]

次に、メモリ26内における第1番結果FIFO(不図示)からの第1番結果検索後、 共同プロセッサ14,はその第1番結果に対して対数関数等の第2番演算を実行する。こ の第2番演算は第2番結果を生み出し、それを共同プロセッサ14,がメモリ26内に規 定された第2番結果FIFO(不図示)に記憶する。典型的には、共同プロセッサ14, はメモリ24,内に記憶されたプログラムを実行し、そのプログラムの制御の下で上述し た動作を実行する。共同プロセッサ14,はメモリ24,を作業メモリとしても使用し得て 、当該共同プロセッサが第2番演算の中間期間に生成するデータを一時的に記憶する。

## [00009]

次に共同プロセッサ2 $4_2$ ー2 $4_a$ は、共同プロセッサ2 $4_1$ に対して先に議論されたものと同様に、〈第2番結果一第〈n-1〉番〉結果に対して〈第3番演算一第n番〉演算を順次実行する。

### [0010]

共同プロセッサ24。によって実行される第n番演算は最終結果、即ち処理データを生み出す。共同プロセッサ24。はその処理データをメモリ26内に規定された処理データ FIFO (不図示) 内にロードし、遠隔装置 (図1では不図示) がこのFIFOからその処理データを検索する。

## [0011]

マスター・プロセッサ12及び共同プロセッサ14は処理アルゴリズムの種々の演算を同時に実行するので、計算マシン10は、しばしば、種々の演算を顧次実行する単一プロセッサを有する計算マシンよりも生データを高速に処理することができる。詳細には、単一プロセッサは、生データから成る先行集合に対する全(n+1)個の演算を実行するまで、生データから成る新しい集合を検索できない。しかし、以上に議論したパイプライン技術を用いて、マスター・プロセッサ12は第1演算だけを実行後に生データから成る新しい集合を検索できる。結果として、所与のクロック調波数でこのパイプライン技術は、単一プロセッサ・マシン(図1では不図示)と比較して約n+1倍だけマシン10が生データを処理する速度を増大することができる。

## [0012]

代替的には、計算マシン10は、生データに対するFFT等の処理アルゴリズムの(n+1)例を同時に実行することによって該生データを並列して処理し得る。即ち、もしそのアルゴリズムが先行する例において先に記載されたような(n+1)側の順次演覧を含めば、マスター・プロセッサ12及び共同プロセッサ14の各々は生データからそれぞれが成る各集合に対して、順次、全(n+1)個の演算を実行する。その結果として、所与のクロック周波数で、先のパイプライン技術と同様のこの並列処理技術は、単一プロセッサ・マシン(図1では不図示)と比較して約n+1倍だけマシン10が生データを処理す

50

40

10

20

る速度を増入することができる。

## [0013]

残念ながら、計算マシン10は単一プロセッサ・計算マシン(図1では不図示)と比べ てより迅速にデータを処理できるが、マシン10のデータ処理速度はしばしばプロセッサ ・クロックの周波数より非常に小さい。詳細には、計算マシン10のデータ処理速度はマ スター・プロセッサ12及び共闘プロセッサ14がデータ処理するのに必要な時間によっ て制限される。簡略化のため、この速度制限の例はマスター・プロセッサー2と連携して 議論されているが、この議論は共同プロセッサ14にも適用されることを理解して預ぎた い。先に議論されたように、マスター・プロセッサー2は衝望の方式でデータを操作すべ くプロセッサを制御するプログラムを実行する。このプログラムはプロセッサ12が実行 する複数の命令から成るシーケンスを含む。残念ながら、プロセッサ12は典型的には単 一命合を実行するために多数のクロック・サイクルを必要とし、そしてしばしばデータの 単一額を処理すべく多数の命令を実行しなければならない。例えば、プロセッサ12が第 1 データ値入(不関示)を第2 データ値B(不関示)で乗算することを仮定する。第1 ク ロック・サイクル中、ブロセッサ12はメモリ22から乗賃命令を検索する。第2及び第 3 クロック・サイクル中、プロセッサ12はメモリ26からA及びBをそれぞれ検索する " 第 4 クロック・サイクル申、プロセッサ 1 2 は A 及び B を乗算し、そして第 5 クロック ・サイクル中に結果としての積をメモリ22或は26に配額するか。或は、その結果とし ての積を遠隔装置(不図示)に提供する。これは最良ケースのシナリオであり、その理由 は多くの場合にプロセッサ12はカウンタの初期化及び閉鎖等のオーバーヘッド・タスク に対して付加的なクロック・サイクルを必要とするからである。それ故に、よくてもプロ セッサ12はA及びBを鑑躍すべく5クロック・サイクルを必要とするか、或は、1デー 夕顔当たり平均2、5クロック・サイクルを必要とする。

#### [0014]

結果として、計算マシン10がデータを処理する速度は、しばしば、マスター・プロセッサ12及び共同プロセッサ14を駆動するクロックの腐波数より非常に低い。例えば、もしプロセッサ12は1、0ギガヘルツ(GHz)でクロックされるが、1データ維当たり平均2、5クロック・サイクルを必要とすれば、効果的なデータ処理速度は(1.0GHz)/2、5 = 0.4GHzと同等である。この効果的なデータ処理速度は、しばしば、1秒当たり演算数の単位で特徴付けされる。それ故に、この例において。1.0GHzのクロック速度で、プロセッサ12は0.4 ギガ演算数/秒(Gops)で使用限界が定められる。

#### [0015]

図2は、所与クロック超波数で見つしばしば該バイブラインがクロックされる速度と略 回一速度で、プロセッサが可能であるよりは高速で典型的にはデータを処理できるハードウェアに組み込まれたデータ・パイプライン30のブロック線図である。パイプライン30は、プログラム命令を実行することなく、各データに対する各演算を各々が実行する演算子回路32,一32。を含む。即ち、所望の演算は回路32内に「書き込み」が為されて、それがプログラム命令の必要性なしに自動的にその演算を具現化するように為す。プログラム命令の実行と関連されたオーバーヘッドを減ずることによって、パイプライン30は所与のクロック周波数でプロセッサが可能であるよりは単位秒当たりより多くの演算を典型的には実行する。

### [0016]

例えば、パイプライン30は所写のクロック周波数でプロセッサが可能であるよりは高速で以下の数式1をしばしば解くことができる。

 $Y (x_k) = (5 x_k + 3) 2^{x_k}$ 

## [0017]

50

第1クロック・サイクル k=1 中、回路 3 2 1 はデータ 館 x 1 を受け取って、それを 5 で乗じて、 5 x 1 を生成する。

(14)

100181

第2クロック・サイクル k=2 中、回路 3  $2_2$  は回路 3  $2_4$  から 5  $x_4$  を受け取って、 3 を加えて、 5  $x_4$  + 3 を生成する。またこの第2クロック・サイクル中に回路 3  $2_4$  は 5  $x_5$  。を生成する。

[0019]

第 3 クロック・サイクル  $\mathbf{k}=3$  中、回路 3  $\mathbf{2}_3$ は回路 3  $\mathbf{2}_2$ から 5  $\mathbf{x}_1$ + 3 を受け取って、  $\mathbf{2}^{3,1}$ で乗じて(効果としては、  $\mathbf{x}_1$ だけ 5  $\mathbf{x}_1$ + 3 を  $\mathbf{x}$  を  $\mathbf{x}_2$  で 乗じて(効果としては、  $\mathbf{x}_1$  だけ 5  $\mathbf{x}_1$ + 3 を  $\mathbf{x}_2$  を 生成する。 またこの 第 3 クロック・サイクル中に 回路 3  $\mathbf{2}_3$  は 5  $\mathbf{x}_3$  も 生成し、 回路 3  $\mathbf{2}_2$  は 5  $\mathbf{x}_2$  + 3 を 生成する。

[0020]

このようにしてパイプライン30は、全ての生データ値が処理されるまで、引き続く生データ値×、の処理を続行する。

[0021]

結果として。生データ値× $_1$ の受け取り後の2つのクロック・サイクルの遅延、即ち。この遅延はパイプライン30の待ち時間としばしば呼称され、パイプラインは結果(5× $_1$ +3)2  $_2$  を生成し、その後、1つの結果を生成する、即ち各クロック・サイクル毎に(5× $_2$ +3)2  $_2$  、(5× $_3$ +3)2  $_3$  、・・・、5× $_4$ +3)2  $_4$  を生成する。

[0022]

待ち時間を無視して、パイプライン30はこうしてクロック速度と同等のデーク処理速度を有する。比較して、マスター・プロセッサ12及び共同プロセッサ14(図1)が先の例におけるようにクロック速度の0、4倍であるデータ処理速度を有すると仮定すれば、パイプライン30は、所与のクロック速度で、計算マシン10(図1)よりも2、5倍高速でデータを処理できる。

[0023]

更に図2で参照されるように、設計者はフィールド・プログラマブル・ゲート・アレイ(FPGA)等のプログラマブル・ロジックIC(PLIC)にパイプライン30を貝現化することを選ぶ可能性があり、その理由はPLICが特殊用途IC(ASIC)が為すよりも多くの設計及び変更の業軟性を許容するからである。PLIC内にハードウェアに組み込まれた接続を構成するため、設計者はPLIC内に配置された相互接続構成レジスタを単に所定パイナリー状態に設定する。全てのこうしたパイナリー状態の組み合わせはしば「ファームウェア」と呼称される。典型的には、設計者はこのファームウェアをPLICを「ターンオン」すると、それはファームウェアをそのメモリから相互接続構成レジスタにグウンロードする。それ故に、PLICの機能を変更すべく、設計者は単にそのファームウェアを変更して、PLICがその変更されたファームウェアを相互接続構成レジスタにダウンロードすることを可能とする。ファームウェアを単に変更することによってPLICを変更するにとを可能とする。ファームウェアを単に変更することによってPLICを変更する能力は、モデル作成段階中や「フィールド内」にパイプライン30をアップグレードするために特に有用である。

[0024]

機念ながら、ハードウェアに組み込まれたパイプライン30は、典型的にはすべてのアルゴリズムを実行できるわけではなく、特に重要な意思決定を引き起こすようなアルゴリズムを実行できない。プロセッサは、典型的には、意思決定命令(例えば、「もしAであれば、Bへ行き、またCへ行く」のように、条件命令)を、比削する長さの演算命令(例えば、「A+B」)を実行できる程に高速に実行できる。しかしパイプライン30は、比較的単純な決定(例えば、「A>B?」)を為し得るが、典型的には比較的複雑な決定(例えば、「もしAであれば、Bへ行き、またCへ行く」)を実行することができない。そして、そうした複雑な決定を実行すべくパイプライン30を設計できるが、必要とされる到路のサイズ及び複雑性はしばしばそうした設計を非現実的に為し、特にアルゴリズムが

50

40

30

多数の種々の複雑な決定を含む場合にそうである。

[0025]

結果として、プロセッサは典型的には重要な意思決定を必要とする用途において使用され、ハードウェアに組み込まれたパイプラインは殆ど意思決定が為されないか或は意思決定されない「ナンバークランチング(数値データ処理)」用途に典型的には限定される。

[0026]

選には、下記に議論されるように、典型的には、特にパイプライン30が多数のPLICを含む場合、図2のパイプライン30等のハードウェアに組み込まれたパイプラインを設計/変更するよりも、図1の計算マシン10等のプロセッサに基づく計算マシンを設計/変更することが非常に易しい。

[0027]

プロセッサ及びそれらの周辺機器(例えば、メモリ)等の計算構成型素は、典型的には、プロセッサに基づく計算マシンを形成すべくそれら構成要素の相互接続を補助する工業 規格通信インターフェースを含む。

[0028]

典型的には、規格通信インターフェースは2つの層、即ち、物理層及びサービス層を含む。

[0059]

物理層は、回路とこの回路のインターフェース及び動作パラメータを形成する対応回路 相互接続とを含む。例えば、物理層はそれら構成要素を1つのバスに接続するピンと、それらのピンから受け取ったデータをラッチするパッファと、信号をそれらピンに駆動するドライパとを含む。動作パラメータは、ピンが受け取るデータ信号の許容可能電圧範囲と、データの書き込み及び読み取りのための信号タイミングと、動作の支援されたモード(例えば、バーストモード、ページモード)とを含む。従来の物理層はトランジスタートランジスタ論理(TTL)及びRAMBUSを含む。

[0030]

サービス層は、計算構成要素のデータ転送のためのプロトコルを含む。このプロトコルはデータのフォーマットと、構成要素によるフォーマット済みデータの送受信の方式とを含む。従来の通信プロトコルは、ファイル転送プロトコル(FTP)及び伝送制御プロトコル/インターネット・プロトコル(TCP/IP)(拡張)を含む。

[0031]

結果として、製造業者やその他は工業規格通信インターフェースを有する計算構成要素を無型的には設定するので、そうした構成要素のインターフェースを典型的には設計できて、それを他の計算構成要素と比較的少ない労力で相互接続することができる。これは、計算マシンの他の部分の設計に設計者自信の時間を殆ど費やすことを可能として、各種構成要素を追加或は除去することによってそのマシンを変更することを可能としている。

[0032]

工業規格通信インターフェースを支援する計算構成要素を設計することは、設計ライブラリから既存の物理層を用いることによって設計時間を節約することを可能としている。これは、設計者が構成要素を既製の計算構成要素と容易にインターフェースすることを保証するものでもある。

[0033]

そして、共通した工業規格通信インターフェースを支援する計算構成要素を用いる計算マシンを設計することは、設計者がそれら構成要素を少しの時間及び労力で相互接続することを可能としている。それら構成要素は共通インターフェースを支援するので、設計者はそれらをシステム・パスを介して少しの設計分力で相互接続することができる。そして、その支援されたインターフェースは工業規格であるので、マシンを容易に変更することができる。例えば、システム設計が進化するに伴って種々の構成要素及び周辺機器をマシンに追加することができるか、或は、テクノロジーが進化するに伴って実世代の構成要素を追加/設計することが可能である。更には、構成要素が通常の工業規格サービス層を支

50

10

20

30

援するので、計算マシンのソフトウェアに対応するプロトコルを具現化する概存のソフトウェア・モジュールを組み込むことができる。それ故に、インターフェース設計が本質的には既に整っているので少しの労力で構成要素をインターフェースでき、よって、マシンに所望の機能を実行させるマシンの各種部分(例えばソフトウェア)の設計に集中することができる。

## [0034]

しかし残念ながら、図2のパイプライン30等のハードウェアに組み込まれたパイプラインを形成すべく、使用されるPLIC等の各種構成要素に対する既知の工業規格通信インターフェースが全く知られていない。

#### [0035]

結果として、多数のPもICを有するパイプラインを設計すべく、「ゼロから」様々のPLICの間の通信インターフェースを設計及びデバッグするのに、多大な時間を費やし且つ多大な労力を行使する。典型的には、そうしたその場限りの通信インターフェースは種々のPもIC間で転送されるデータのパラメータに依存する。同じように、プロセッサとインターフェースするパイプラインを設計すべく、ゼロからのパイプライン及びプロセッサの間の通信インターフェースの設計及びデバッグに関して多大な時間を費やし且つ多大な労力を行使する必要がある。

## [0036]

調様に、そうしたパイプラインをPLICを終パイプラインに追加することによって変更すべく、典型的には、その追加されたPLICと既存のPLICとの間の通信インターフェースの設計及びデバッグに関して多大な時間を費やし且つ多大な労力を行使する。同じように、プロセッサを追加することによってパイプラインを変更すべく、或は、パイプラインを追加することによって計算マシンを変更すべく、パイプライン及びプロセッサの間の通信インターフェースの設計及びデバッグに関して多大な時間を費やし且つ多大な労力を行使しなければならないであろう。

## [0037]

結果として、図1及び図2で参照されるように、多数のPLICをインターフェースすることとプロセッサをパイプラインにインターフェースすることとの難しさのため、計算マシンを設計する際に多大な妥協を為すことがしばしば強いられる。例えば、プロセッサに基づく計算マシンでは、ナンバークランチング速度を、複雑な意思決定を為す能力に対する設計/変更の柔軟性と交換することを強いられる。逆に、ハードウェアに組み込まれたパイプラインに基づく計算マシンでは、複雑な意思決定を為す能力と設計/変更の柔軟性を、ナンバークランチング速度と交換することを強いられる。更には、多数のFLICをインターフェースすることに関する難しさのため、少数のPLICよりも多くのPLICを有するパイプラインに基づくマシンを設計することはしばしば実際的ではない。その結果、実際的なパイプラインに基づくマシンはしばしば制限された機能しか有しない。その結果、実際的なパイプラインに基づくマシンはしばしば制限された機能しか有しない。その結果、実際的なパイプラインに基づくマシンはしばしば制限された機能しか有しない。その結果、プロセッサをPLICとインターフェースすることに関する難しさのため、プロセッサを1つのPLICより多くのPLICにインターフェースすることによって獲得される利益は最少となる。

## 【発明の開示】

【発明が解決しようとする課題】

#### [0038]

それ故に、プロセッサに基づくマシンの意思決定を為す能力を、ハードウェアに組み込まれたパイプラインに基づくマシンのナンバークランチング速度と組み合わせることを可能とする新しい計算アーキテクチャに対する要望が生じてきている。

## 【課題を解決するための手段】

## [0039]

本発明の実施例において、計算マシンは、第1パッファと該バッファと結合されたプロセッサとを含む。このプロセッサは、アプリケーション、第1データ転送オブジェクト、

50

40

並びに、第2データ転送オブジェクトを実行し、そのアブリケーションの制御下でデータを発行し、第1データ転送オブジェクトの制御下でその発行されたデータをバッファにロードしてから、第2データ転送オブジェクトの制御下でそのバッファから発行されたデータを検索するように動作できる。

[0040]

本発明の別の実施側に従えば、プロセッサは、データを検索し、第1データ転送オブジェクトの制御下でその検索されたデータをバッファにロードし、第2データ転送オブジェクトの制御下でそのバッファからデータをアンロードしてから、アプリケーションの制御下でそのアンロードされたデータを処理する。

[0041]

計算マシンがプロセッサと結合されたハードウェアに組み込まれたパイプライン加速器を含むピアーベクトル・マシンである場合、バッファ及びデータ転送オブジェクトはデータの(単向性であろうが三方向性であろうが)転送を補助する。

【発明を実施するための最良の形態】

[0042]

図3は、本発明の一実施例に従ったピアーベクトル・アーキテクテャを有する計算マシ ン40の機略プロック線圏である。ホストプロセッサ42に加えて、ピアーベクトル・マ シン40はパイプライン加速器44を含み、それがデータ処理の少なくとも一部を実行し て、図1の計算マシン10における共同プロセッサ14の列と効果的に置き換わる。それ 故に、ホストプロセッサ42及び加速器44はデータ・ベクトルを前後に転送できる「ビ ア」である。加速器44はブログラム命令を実行しないので、所与のクロック周波数で共 前プロセッサの別ができるものよりも著しく高速にデータに対して数学的に集中的な消費 を興盟的には実行する。結果として、プロセッサ42の意思決定能力と加速器44のナン バークランチング能力とを組み合わせることによって、マシン40はマシン10等の従来 の計算マシンと同一の能力を有するが、しばしばそれよりもデータをより高速に処理する ことができる。更には、以下に議論されると其に、先行して引用された「改善された計算 アーキテクチャ用バイブライン加速器、関連システム、並びに、方法』と題された特許文 載3に議論されているように。加速器44にホストプロセッサ42と同一の通信インター フェースを設けることが、特にその通信インターフェースが工業規格である場合に、マシ ン40の設計及び変更を補助する。そして、加速器44が多数の構成要素(例えば、複数 のPLIC)を含む場合、それら構成要素に同一の通信インターフェースを設けることは 、特にその通信インターフェースが工業規格である場合に、加速器の設計及び変更を補助 する。更には、マシン40は以下に議論されると共に先行して引用された特許出難におけ るような他の長所等をも提供し得る。

[0043]

更に図るで参照されるように、ホストプロセッサ42及びパイプライン加速器44に加えて、ピアーベクトル計算マシン40は、プロセッサ・メモリ46、インターフェース・メモリ48、バス50、ファームウェア・メモリ52、任意選択的な生データ人力ポート54、56、処理済みデータ出力ポート58、60、並びに、任意選択的なルータ61を含む。

[0044]

本ストプロセッサ42は処理ユニット62及びメッセージ・ハンドラー64を含み、プロセッサ・メモリ46は処理ユニット・メモリ66及びハンドラー・メモリ68を含み、そのそれぞれがプロセッサ・ユニット及びメッセージ・ハンドラーに対するプログラム及び作業の両メモリとして役立っている。プロセッサ・メモリ46は、加速器コンフィギュレーション・レジストリ70をでメッセージ・コンフィギュレーション・レジストリ72をも含み、それらが、ホストプロセッサ42に加速器44の機能を構成させると共に、メッセージ・ハンドラー64が送信及び受信するメッセージの構造を構成させることを可能とするそれぞれのコンフィギュレーション・データを記憶する。

[0045]

50

40

バイブライン加速器44は少なくとも1つのPLIC(不図示)上に配置され、プログラム命令を実行することなしに各データを処理するハードウェアに組み込まれたパイプライン74;一74。を含む。ファームウェア・メモリ52は加速器44が多数のPLIC上に配置されたら、それらPLIC及びそれらの各ファームウェア・メモリは多数の回路ボード上、卸ちドーターカード(不図示)上に配置され得る。加速器44及びドーターカードは、先行して引用された「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と題された特許文献3と、「多数パイプライン加速器、関連システムプライン加速器、関連計算マシン、並びに、方法」と置された特許文献5に更に議論されている。代替的には、加速器44は、少なくとも1つのASIC上に配置され得て、よって構成不可能である内部租在接続を有し得る。この代替例において、マシン40はファームウェア・メモリ52を省略し得る。更には、加速器44が多数パイプライン74を含んで示されているが、ただ1つのパイプラインを含み得る。加えて、図示されていないが、加速器44はディジタル信号プロセッサ(DSP)等の1つ或はそれ以上のプロセッサを含み得る。

## [0046]

ピアーベクトル・マシン40の一般動作は、先行して引用された「改善された計算アー キテクチャ、関連システム。並びに、方法」と題された特許文献とに議論されており、ホ ストプロセッサ42の機能トポロジー及び動作は図4乃至図7と連携して以下に議論され ている。図4は、本発明の実施例に従った図るのホストプロセッサ42及びパイプライン ・パス50の機能プロック線図である。一般に、処理ユニットも2は1つ或はそれ以上の ソフトウェア・アブリケーションを実行し、メッセージ・ハンドラー64は、ソフトウェ ア・アブリケーション(単数或は複数)とパイプライン加速器44(図3)の間でデータ を転送する1つ或はそれ以上のソフトウェア・オブジェクトを実行する。データ処理。デ 一タ転送。並びに、他の機能を種々のアプリケーション及びオブジェクトの間で分割する ことは、ホストプロセッサ・ソフトウェアのより容易な設計及び変更をもたらす。更にほ 、以下の記載においてソフトウェア・アプリケーションが特定の動作を実行するように説 明されているが、処理ユニット62歳はメッセージ・ハンドラー64は、実際の動作にお いて、ソフトウェア・アプリケーションを実行してそのアプリケーションの翻御下でその 動作を実行することを理解して頂きたい。同じように、以下の記載においてソフトウェア ・オブジェクトが特定の動作を実行するように説明されているが、処理ユニットも2或は メッセージ・ハンドラー64は、実際の動作において、ソフトウェア・オブジェクトを実 行してそのオブジェクトの制御下でその動作を実行することを理解して頂きたい。

## [0047]

更に図すで参照されるように、処理コニット62は、データ処理アプリケーション80 、加速器例外マネージャ・アプリケーション(以降、例外マネージャ)82。並びに、加 速器コンフィギュレーション・マネージャ・アプリケーション(以降、コンフィギュレー ション・マネージャ)84を実行するが、それらアプリケーションは集合的に処理ユニッ ト・アプリケーションと呼称される。データ処理アプリケーションは、パイプライン加速 器44(図3)と共同してデータを処理する。例えば、データ処理アプリケーション80 はポート54(図3)を介して生ソナー・データを受信し、そのデータをパースし、その パースされたデータを加速器44に送信し得て、そして加速器はそのパースされたデータ にFFTを実行して、その処理されたデータを更なる処理のためにデータ処理アプリケー ションに戻し得る。例外マネージャ82は加速器44からの例外メッセージを取り扱い、 コンフィギュレーション・マネージャ84は加速器のコンフィギュレーション・ファーム ウェアをピアーベクトル・マシン40(図3)の初期化中にメモリ52にロードする。ま たコンフィギュレーション・マネージャ84は、例えば加速器の認動作に応じて、初期化 後に加速器44を再構成し得る。図6及び図7と選携されて以下に更に議論されるように 、処理スニット・アプリケーションは、破線85、87、89で示されるように、直接的 に租互に通信し得るか、或は、データ転送オブジェクト86を介して相互に通信し得る。

メッセージ・ハンドラー6 4はデータ転送オブジェクト86、通信オブジェクト88、並びに、入力及び出力説み取りオブジェクト90、92を実行して、入力及び出力キュー・オブジェクト94、96を実行し得る。データ転送オブジェクト86は、通信オブジェクト88及び処理ユニット・アプリケーションの間でデータを転送し、インターフェース・メモリ48をデータ・バッファとして使用し得て、処理ユニット・アプリケーション及び加速器44に、そのデータを配送している。例えば、メモリ48は、しばしばデータ処理アプリケーション80よりも高速である加速器44に、そのデータ処理アプリケーションを「待機」することを可能としている。通信オブジェクト88はデータ・オブジェクト86及びパイプライン・バス50の間でデータを転送する。入力及び出力読み取りオブジェクト90、92は、データ転送オブジェクトが通信オブジェクト88及び処理ユニット・アプリケーションの間でデータを転送オブジェクト86を制御する。そして、実行されると、入力及び出力キュー・オブジェクト94、96は入力及び出力読み取りオブジェクト90、92に所望の優先順位に従ってデータのその転送を問期させている。

[0048]

更には、ピアーベクトル・マシン40(図3)の初期化中、メッセージ・ハンドラー64は、メッセージ・コンフィギュレーション・レジストリ72(図3)に配協されたコンフィギュレーション・データからデータ転送オブジェクト86を例示する従来のオブジェクト・ファクトリー98を倒示し実行する。このメッセージ・ハンドラー64も、メッセージーコンフィギュレーション・レジストリ72に配憶されたコンフィギュレーション・データから通信オブジェクト88、人力及び出力リーダ・オブジェクト90、92、並びに、入力及び出力キュー・オブジェクト94、96を例示する。結果として、レジストリ72に配憶されたコンフィギュレーション・データを単に設計及び変更することによって、それらソフトウェア・オブジェクトそしてそれ放、それらのデータ転送パラメータを設計及び変更し得る。典型的にはこれは、ソフトウェア・オブジェクト各々を個々別々に設計或は変更するよりもより少ない時間消費で済む。

[0049]

- |関4のホストプロセッサ42の動作は関5乃至図7と連携して以下に議論される。

[0050]

<データ処理>

図5は、本発明の実施例に従った図4のデータ処理アプリケーション80、データ転送オブジェクト85、並びに、インターフェース・メモリ48の機能プロック線図である。

[0051]

データ処理アプリケーション80は、各データ処理動作をそれぞれ実行する多数のスレッド100, 一100, を含む。例えば、スレッド100, は加算を、スレッド100, は減算をそれぞれ実行し得るか、或は、スレッド100, 及び100, の双方は加算を実行し得る。

[0052]

各スレッド100は、パイプライン加速器44(図3)に住向けられたデータを生成、即ち発行して、加速器からデータを受信、即ち加入するか、成は、データの発行及び加入の双方を為す。例えば、スレッド100。一100。の各々は加速器44からデータの発行及び加入の双方を為す。スレッド100は別のスレッド100と底に通信も為し得る。例えば、破線102で示されるように、スレッド100。及び100。は直接相互に通信し得る。更にはスレッド100は加速器44(図3)以外の構成要素(不図示)からデータを受信するか成は該構成要素にデータを送信し得る。しかし、簡潔さのため、スレッド100とそうした別の構成要素の間でのデータ転送の議論は省略される。

[0053]

更に図5で参照されるように、インターフェース・メモリ48及びデータ転送オアジェクト86 $_{12}$ -86 $_{14}$ は、各スレッド100及び通信オブジェクト88の間でデータを転送するため、多数の単向性チャネル104 $_{1}$ -104 $_{2}$ を機能的に形成する。インターフェー

50

ス・メモリ48は、単位チャネル104当たり1つのバッファとなるように、多数のバッファ106,-106。を含む。これらバッファ106は、各々、データの単一グループ分け(例えば、バイト、ワード、ブロック)、成は、バッファの少なくとも幾分かはそれぞれがデータから成る各多数グループ分けを記憶できるF1F〇バッファであり得る。各チャネル104には2つのデータ・オブジェクト86があり、一方が各スレッド100及び各バッファ106の間でデータを転送するものであり、他方がバッファ106及び通信オブジェクト88の間でデータを転送するものである。例えば、チャネル104は、パッファ106、発行されたデータをスレッド100、からバッファ106に転送するデータ転送オブジェクト86に転送するデータを基本プジェクト86に転送するデータを表すファインを表示して各チャネル104を含むことは、データ・ボトルネックに対するボテンシャルを低減すると共に、ホストプロセッサ42(図4)の設計及び変更を補助する。

[0054]

図3 乃至図5 で参照されるように、初期化中及びデータ処理アプリケーション80、データ転送オブジェクト86、通信オブジェクト88、並びに、任意選択的なリーダ及びキュー・オブジェクト90、92、94、96 を実行している最中におけるホストプロセッサ42の動作は、本発明の実施例に従って議論される。

[0055]

ホストプロセッサ42の初期化中、オブジェクト・ファクトリー98はデータ転送オブ ジェクト86を例示しバッファト04を規定する。詳細には、オブジェクト・ファクトリ - 98はレジストリア2からコンフィギュレーション・データをダウンロードし、データ 処理アプリケーション80が必要とし得る各データ転送オブジェクト86、。に対するソフ トウェア・コードを生成する。アプリケーション80が必要とし得るデータ転送オブジェ クトの識別性はコンフィギュレーション・データの典型的には一部であるが、アプリケー ション80はデータ転送オブジェクト86の全てを使用する必要はない。次いで、生成さ れたオブジェクト86ggから、オブジェクト・ファクトリー98はデータ・オブジェクト 86 x x をそれぞれ例示する。典型的には、以下の例で議論されるように、オプジェクト・ ファクトリー98は、同一ソフトウェア・コードの多数個話として同一のバッファ104 にアクセスするデータ転送オブジェクト86,,及び86,,を辨示する。これは、さもなけ ればオブジェクト・ファクトリー98が約半分で生成することになるコード最を低減する 。更には、メッセージ・ハンドラー64は、もしあれば、アプリケーション80が必要と しないデータ報送オブジェクト86を決定し得ると共に、それら不必要なデータ報送オブ ジェクトの側離を削除し得てメモリを節約する。代替的には、メッセージ・ハンドラー6 4はオブジェクト・ファクトリー98がデータ転送オブジェクト86を生成する前にこの 決定を為し得て、オブジェクト・ファクトリーにアブリケーション80が必要とするデー タ転送オブジェクトだけを例示させる。加えて、データ転送オブジェクト86が、各バッ ファ104が位置決めされているインターフェース・メモリ48のアドレスを含むので、 オプジェクト・ファクトリー98はデータ転送オプジェクトを頻示する際にバッファのサ イズ及び簡所を効果的に規定する。

[0056]

例えば、オプジェクト・ファクトリー98は以下の方式でデータ転送オフジェクト861.8及び861.8を例示する。先ず、ファクトリー98はレジストリ72からコンフィギュレーション・データをダウンロードし、データ転送オブジェクト861.8及び861.8に対する共通ソフトウェア・コードを生成する。次に、ファクトリー98はその共通ソフトウェア・コードの各例証としてデータ転送オブジェクト861.8及び861.8を例示する。即ち、メッセージ・ハンドラー64は共通ソフトウェア・コードをハンドラー・メモリ68の2つの箇所或は他のプログラム・メモリ(不図示)に効果的にコピーし、一方の箇所をオフジェクト861.8として実行する。

[0057]

更に図る乃至図もで参照されるように、ホストプロセッサ42の初期化後、データ処理

50

30

10

40

50

プリケーション80はデータを処理し、パイプライン加速器44にデータを送信し該バイプライン加速器からデータを受信する。

[0058]

加速器 4 4 にデータを送信するデータ処理アプリケーション 8 0 の例は、チャネル 1 0 4 1 と連携して議論される。

[0059]

先ず、スレッド100,はデータを生成して、データ転送オブジェクト86,。にデータを発行する。スレッド100,は、加速器44(以下に更に議論される)から或はポート 54を介してソナー・アレイ或はデータベース等の別のソース(不図示)から受信する生 データに対して演算することによってデータを生成し得る。

[0060]

次いで、データ・オブジェクト86, xは発行されたデータをバッファ 106, にロードする。

[0061]

次にデータ転送オブジェクト861倍は、バッファ1064にデータ転送オブジェクト8 6,,から新しく発行されたデータがロードされたかを決定する。出力リーダ・オブジェク ト92は、バッファ106·を新しく発行されたデータに対して照合させるようにデータ 転送オブジェクト86mに周期的に命令する。代替的には、出力リーダ・オブジェクト9 2は、バッファ106。が新しく発行されたデータをいつ受信したかをデータ転送オブジ エクト86、5に通知する。詳細には、出力キュー・オブジェクト96は発行されたデータ をバッファ106,に記憶するデータ転送オブジェクト86,\*に応じて、固有識別子(不 幽示)を生成し記憶する。この織別子に応じて、出力リーダ・オブジェクト92は、バッ ファ106、が新しく発行されたデータを含むことをデータ転送オブジェクト86、に通 知する。多数のバッファ 1 0 6 が各新しく発行されたデータを含む場合、出力キュー・オ ブジェクト96はそのデータが発行される順番を認録し得て、出力リーダ・オブジェクト 92は各データ転送オブジェクト86。。に同一の頗番で通知し得る。よって、出力リーダ ・オブジェクト92及び出力キュー・オブジェクト96は、各データ転送オブジェクト8 6 , が加速器 4 4 に送信する第 1 データとなるように第 1 データを発行させ、各データ転 送オプジェクト86八が加速器44に送信する第2データとなるように第2データを発行 させ等々することによってデータ転送を開閉する。多数のバッファ106が各新しく発行 されたデータを含む場合の別の代替例において、出力リーダ及び出力キュー・オブジェク ト92及び96は、その先入れ先出し方式以外の、或は、その先入れ先出し方式に加えて 、優先願位方式を具現化し得る。例えば、スレッド100,が第1データを発行し、続い てスレッド1002が第2データを発行するが、出力キュー・オブジェクト96にその第 2 データと関連された優先類位フラグも発行する。第2 データが第1 データを渡ぐ優先順 位を有するので、出力リーダ・オブジェクト92はデータ転送オブジェクト86つ。に、デ ータ転送オブジェクト86:,,にパッファ106,における発行された第1データを通知す る前に、バッファ106。における発行された第2データを通知する。

[0062]

次いで、データ転送オブジェクト86<sub>13</sub>はパッファ106<sub>1</sub>からその発行データを検索し、そのデータを所定の方式でフォーマットする。例えば、オブジェクト86<sub>13</sub>は発行データ(即ち、ペイロード)と、例えば加速器44内のデータの仕向先を識別する、ヘッダとを含むメッセージを生成する。このメッセージは高速10(入力/出力)フォーマット等の工業規格フォーマットを有し得る。そうしたメッセージの生成は従来技術であるので、更に議論されない。

[0063]

データ転送オプジェクト86<sub>15</sub>による発行データのフォーマット後、それはそのフォーマットされたデータを通信オブジェクト88に送信する。

[0064]

次に、通信オブジェクト88はフォーマットされたデータをバス50を介してパイプラー

-21-

イン加速器 4 4 に送信する。通信オブジェクト 8 8 は、ホストプロセッサ 4 2 及び加速器 4 4 の間でデータを転送すべく使用される通信プロトコル(例えば、高速 1 O、T C P / 1 P ) を具現化するように設計されている。例えば、通信オブジェクト 8 8 はプロトコルが必要とする必須のハンドシェーキング及び他の転送パラメータ(例えば、バス 5 O 上のメッセージの送受信を伸載する)を具現化する。代替的には、データ転送オブジェクト 8 6 14 は通信プロトコルを見現化し得て、通信オブジェクト 8 8 4 8 6 8 6 5 4 4 7 8 6 6 6 6 6 6 7 6 7 6

[0065]

バイブライン加速器44は、次いで、フォーマットされたデータを受信し、メッセージからそのデータを回復し(例えば、ヘッダーが存在する場合にそのデータをヘッダーから分離する)、そのデータを加速器内の適切な仕向先に向かわせ、そのデータを処理する。 【0066】

更に関 3 乃至図 5 で参照されるように、データをホストプロセッサ 4 2 (図 3 )に送信するパイプライン加速器 4 4 (図 3 )の例はチャネル 1 0 4 2 と連携して議論される。

[0067]

先ず、パイプライン加速器44はデータを生成してフォーマットする。例えば、加速器44はデータ・ペイロードと、例えばそのデータを受信して処理することなるスレッドである仕向先スレッド100,及び100。を識別するペッダーとを含むメッセージを生成する。先に議論されたように、このメッセージは高速10(入力/出力)フォーマット等の正業規格フォーマットを有し得る。

100681

次に、加速器 4 4 はそのフォーマットされたデータを従来方式でバス 5 0 に駆動する。 【 0 0 6 9 】

次いで、通信オブジェクト88はバス50からそのフォーマットされたデータを受信し、そのフォーマットされたデータをデータ駆送オブジェクト8625に提供する。一実施例において、そのフォーマットされたデータはメッセージの形態であり、通信オブジェクト88はそのメッセージ・ヘッダー(先に譲締されたように、仕向先スレッド1001 及び1002 を緩削する)を分析し、そのメッセージをヘッダーに応じてデータ転送オブジェクト8625 に提供する。別の実施例において、通信オブジェクト88はメッセージをデータ転送オブジェクト8635 に提供する。別の全てに提供し、それら各々はそのメッセージ・ヘッダーを分析し、もしその機能がデータを仕向先スレッド1001 及び1002 に提供することであるときのみ、メッセージを処理する。結果として、この例において、データ転送オブジェクト8635 だけがそのメッセージを処理する。

[0070]

次に、データ転送オブジェクト86 $_{26}$ は通信オブジェクト88から受信されたデータをバッファ $_{1}$ 06 $_{2}$ にロードする。例えば、もしそのデータがメッセージ・ペイロード内に含まれていれば、データ転送オブジェクト86 $_{25}$ はそのメッセージからデータを回復し(例えば、ヘッダーを分割することによって)、その回復されたデータをバッファ $_{1}$ 06 $_{25}$ にロードする。

[0071]

次いで、データ転送オブジェクト86 $_{2a}$ は、バッファ106 $_{2}$ がデータ転送オブジェクト86 $_{2a}$ から新しいデータを受信したことを決定する。入力リーダ・オブジェクト90はデータ転送オブジェクト86 $_{2a}$ に、新しく受信されたデータに対してバッファ106 $_{2}$ を拠合するように海期的に命令し得る。代替的には、入力リーダ・オブジェクト90はデータ転送オブジェクト86 $_{2a}$ に、バッファ106 $_{2}$ が新しく発行されたデータをいつ受信したかを通知する。詳細には、入力キュー・オブジェクト94は、その発行されたデータをバッファ106 $_{2}$ に記憶するデータ転送オブジェクト86 $_{2a}$ に応じて、固有識別子(不図示)を生成し記憶する。この識別子に応じて、入力リーダ・オブジェクト90はデータ転送オブジェクト86 $_{2a}$ にバッファ106 $_{2}$ が新しく発行されたデータを含むことを通知す

30

4()

る。出力リーダ及び出力キュー・オブジェクト92及び96と連携して先に議論されたように、多数のパッファ106が各新しく発行されたデータを含む場合、人力キュー・オブジェクト94は、このデータが発行された順番を記録し得て、入力リーダ・オブジェクト90は各データ転送オブジェクト86、。に同一の順番で通知し得る。代替的には、多数のパッファ106が各新しく発行されたデータを含む場合、入力リーダ及び入力キュー・オブジェクト90及び94は、この先入れ先出し方式以外の、或は、この先入れ先出し方式に加えて優先額位方式を具現化し得る。

## 100721

次に、データ・オブジェクト86 $_{28}$ はパッファ106 $_{2}$ から加入者スレッド100 $_{1}$ 及び100 $_{2}$ にデータを転送し、それら加入者スレッドはデータに対して各額算を実行する。

#### [0073]

図5で参照されるように、他方のスレッドからデータを受信して処理する一方のスレッドの例はスレッド100 $_3$ によって発行されたデータを受信して処理するスレッド100 $_4$ と連携して議論される。

#### [0074]

一実施例において、スレッド $100_3$ は任意選択的な接続(破線)102を介してスレッド $100_4$ に直接的にデータを発行する。

#### [0075]

別の実施例において、スレッド 100 3 はチャネル 104 3 及び 104 3 を介してスレッド 100 4 にデータを発行する。詳細には、データ転送オブジェクト 86 3 3 は発行されたデータをバッファ 106 3 にロードする。次にデータ転送オブジェクト 36 3 3 にはバッファ 106 3 からデータを検索し、そのデータを通信オブジェクト 36 3 とはボッファ 106 3 からデータを検索し、そのデータを通信オブジェクト 36 3 を発行する。次いでデータ転送オブジェクト 36 3 をはバッファ 106 3 にデータをロードする。次にデータ転送オブジェクト 36 3 にはバッファ 106 3 にデータをロードする。次にデータ転送オブジェクト 36 3 にはバッファ 36 3 のを介して転送されていないので、データを転送する。代替的には、データがバス 36 を介して転送されていないので、データ転送オブジェクト 36 36 を介して転送されていないので、データをが送オブジェクト 36 36 を近回するようにそのデータ転送オブジェクト 36 36 を返回するようにそのデータ転送オブジェクト 36 36 を返回することはメッセージ・ハンドラー 36 36 を被送オブジェクト 36 36 とは異なるように変更することはメッセージ・ハンドラー 36 36 の複雑性モジュール方式を増大し得る。

#### [0076]

更に終りで参照されるように、追加のデータ転送技術が想定されている。例えば、単一スレッドは各多数チャネルを介してパイプライン加速器 4.4 (図3) 内の多数箇所にデータを発行し得る。代替的には、先行して引用された「改善された計算アーキテクチャ、関連システム、並びに、方法」と題された特許文献3に議論されているように、加速器 4.4 は単一チャネル 1.0.4 を介してデータを受信し、それを加速器内の多数箇所に提供し得る。更には多数のスレッド(例えば、スレッド 1.0.0 なが、それを加速器のスレッド(例えば、スレッド 1.0.0 なが、多数のスレッド(例えば、スレッド 1.0.0 なが、それらスレッドは各チャネル 1.0.4 なが、それらスレッドは各チャネル 1.0.4 なが、それらスレッドは各チャネル 1.0.4 なが、それらスレッドは各チャネル 1.0.4 を発行し得るが、それらスレッドは各チャネル 1.0.4 を発行し得る。

#### [0077]

図6は、本発明の実施例に従った例外マネージャ82、データ転送オブジェクト86、 並びに、インターフェース・メモリ48の機能的ブロック線図である。

#### 100781

例外マネージャ82は、パイプライン加速器44(図3)の初期化中或は動作中に生じ得る例外を受信し口グする。一般に例外は、加速器44が所望されない方式で行動する設計者規定事象である。例えば、オーバーフローしているバッファ(不図示)は1つの例外であり得て、よって加速器44に例外メッセージを生成させて、それを例外マネージァ8

50

10

20

30

2に送信させる。例外メッセージの生成は、先行して引用された「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と題された特許文献3に議論されている。

## [0079]

例外マネージャ82は、加速器44(図3)の初期化中或は動作中に生ずる例外を取り扱うこともできる。例えば、もし加速器44がオーバーフローしているバッファ(不図示)を含めば、例外マネージャ82は加速器にバッファのサイズを増大させて、将来のオーバーフローを防止させ得る。或は、もし加速器44の1つの区分が震動作すれば、例外マネージャ82は加速器の別の区分に或はデータ処理アプリケーション80に、源動作区分に実行が意図された動作を実行させる。そうした例外取り扱いは以下に更に議論されると共に、先行して引用された「改善された計算アーキテクチャ用バイプライン加速器、関連システム、並びに、方法」と贈された特許文献3に更に議論されている。

#### [0080]

無速器例外をログ及び/或は取り扱うべく、例外マネージャ82は1つ或はそれ以上の加入者スレッド100(四5)からのデータに加入し、そのデータから例外が生じたかを決定する。

### [0081]

一代替例において、例外マネージャ82は加入者スレッド100(図5)が加入するものと何一のデータに加入する。許細には、マネージャ82は同一の各チャネル104。(例えば図5のチャネル1042を含む)を介してそのデータを受信し、そのチャネルから受信する加入者スレッド100(例えば、図5のスレッド100。及び1002を含む)がそのデータを受信する。結果として、チャネル104。はそのデータを、それらチャネルがそのデータを加入者スレッド100に提供するのと同一方式で例外マネージャ82にそのデータを提供する。

## [0082]

例の代替例において、例外マネージャ82は専用チャネル106 (不図示)からのデータに加入し、該チャネルが加入者チャネル104。を介してスレッド100にデータを提供しない加速器44 (図3)の区分からデータを受信し得る。そうした専用チャネル104が使用される場合、オブジェクト・ファクトリー98 (図4)は、図4と連携して先に議論されたように、ホストプロセッサ42の初期化中、それらチャネルに対してデータ転送オブジェクト86を生成する。例外マネージャ82は、独古排他的に或は加入者チャネル104。に加えて、専用チャネル106に加入し得る。

#### [0083]

例外が生じたかを決定すべく、例外マネージャ82はそのデータをメモリ66 (図3) 内におけるレジストリ(不図示)に記憶された例外コードと比較する。もしそのデータが それらコードの内の1つと符合すれば、例外マネージャ82は符合されたコードと対応し ているその例外が生じたことを決定する。

#### [0084]

別の代替例において、例外マネージャ82はデータを分析して、例外が生じたかを決定する。例えば、そのデータは加速器44によって実行された動作の結果を表し得る。例外マネージャ82は、そのデータがエラーを含むかを決定し、もしそうであれば、例外が生じたことを決定すると共にその例外の識別性を決定する。

## [0085]

例外が生じたことの決定後、例外マネージャ82は、例えば対応する例外コードと発現の時間とをログし、加速器44のデバッグ時等の後の使用に備える。例外マネージャ82は、その例外の識別性を決定して、それを例えばシステム設計者に従来方式で伝える。

## [0086]

代替的には、例外のログに加えて、例外マネージャ82はその例外を取り扱うための適切な手続きを具現化し得る。例えば、例外マネージャ82は例外取り扱い命令を加速器44、データ処理アプリケーション80、或は、コンフィギュレーション・マネージャ84

50

40

[0087]

更に図6で参照されるように例外取り扱い命令は、以下に議論されるように、加速器 4 4、データ処理アプリケーション 8 0、或は、コンフィギュレーション・マネージャ 8 4 に様々な方法で対応する例外を取り扱わさせ得る。

[0088]

加速器 4 4 に送信されると、例外取り扱い命令はその加速器のソフト・コンフィギュレーション或は機能を変更し得る。例えば、先に議論したように、もし例外がパッファ・オーバープローであれば、その命令は加速器のソフト・コンフィギュレーションを変更し得て(即ち、ソフト・コンフィギュレーション・レジスタの内容を変更することによって)、パッファのサイズを増大する。或は、もし特定の動作を実行する加速器 4 4 の区分が誤動作していれば、その命令は加速器にディスエーブルされた区分を「オフライン」にさせることによって加速器の機能を変更し得る。この後者の場合、例外マネージャ8 2 は、追加命令を介して、加速器 4 4 の別の区分に、或は、データ処理アプリケーション8 0 に、以下に議論されるようにディスエーブルされた加速器の区分から動作の「引き継ぎ」を為させ得る。加速器 4 4 のソフト・コンフィギュレーションを改変することは、先行して引用された「改善された計算アーキテクチャ用バイブライン加速器、関連システム、並びに、方法」と題された特許文献 3 に更に議論されている。

[0089]

データ処理アプリケーション80に送信されると、例外取り扱い命令はそのデータ処理アプリケーションに、オフラインとされた加速器44のディスエーブルされた区分の動作の「引き継ぎ」を行わせ得る。処理ユニット62(図3)がこの動作を、加速器44よりもより緩慢に且つより非効率的に実行し得るが、これはその動作を全く実行しないことよりもより好ましい可能性がある。加速器44から処理ユニット62に動作の実行をシフトするこの能力は、ピアーベクトル・マシン40(図3)の柔軟性、信頼性、保守性、並びに、フォルトトレランスを増大する。

[0090]

そして、コンフィギュレーション・マネージャ84に送信されると、例外取り扱い命令はそのコンフィギュレーション・マネージャに加速器44のハード・コンフィギュレーションを変更させ得て、加速器がオフラインとされた誤動作している区分の動作の実行を続行できるように為す。例えば、もし加速器44が未使用区分を有せば、コンフィギュレーション・マネージャ84は誤動作していた区分での動作を実行すべくその未使用区分を構成し得る。もし加速器44が未使用区分を有しなければ、コンフィギュレーション・マネージャ84は、誤動作している区分の第2動作を実行すべく、すなわち、誤動作している区分を引き継ぐべく、第1動作を現在実行している加速器の区分を再構成し得る。この技術は、第1動作が省略され得るが、第2動作が省略できない場合、或はデータ処理アプリケーション80が第2動作の場合よりも第1動作の実行により適合している場合に有用であり得る。加速器44の一方の区分から加速器の他方の区分まで動作の実行をシフトする

50

そうした能力は、ピアーベクトル・マシン40(図3)の柔軟性、信頼性、保守性、量び に、フォルトトレランスを増大する。

[0091]

図7で参照されるようにコンフィギュレーション・マネージャ84は、ピアーベケトル ・マシン40(図3)の初期化申に加速器44のハード・コンフィギュレーションを規定 するファームウェアをロードし、そして、綴6と連携して先に議論されたように、本発明 の実施例に従って例外に応じて加速器のハード・コンフィギュレーションを再規定するフ アームウェアをロードし得る。以下に議論されるように、コンフィギュレーション・マネ ージャ84は加速器44の設計及び変更の複雑性をしばしば低減し、ピアーベクトル・マ シン40(図3)のフォルトトレランス、信頼性、保守性、並びに、柔軟性を増大する。 100921

ピアーベクトル・マシン40の初期化中、コンフィギュレーション・マネージャ84は 加速器コンフィギュレーション・レジストリ70からコンフィギュレーション・データを 受信し、そのコンフィギュレーション・データによって識別されたコンフィギュレーショ ン・ファームウェアをロードする。コンフィギュレーション・データは、効果としては、 ファームウェアをロードするためのコンフィギュレーション・マネージャ84への命令で ある。例えば、もし初期化された加速器44の区分がFFTを実行する場合には、コンプ イギュレーション・データを設計して、マネージャ84によってロードされたファームウ エアが加速器のその区分でFFTを具現化するように為す。結果として、ピアーベクトル ・マシン40の初期化前にコンフィギュレーション・データを単に生成或は変更すること によって、加速器44のハード・コンフィギュレーションを変更できる。コンフィギュレ ーション・データの生成及び変更がファームウェアを庭に生成及び変更するよりもしばし ば容易であるので(特にもしコンフィギュレーション・データがコンフィギュレーション ・マネージャ84にライブラリから現行ファームウェアをロードさせれば)、コンフィギ コレーション・マネージャ84は加速器44の設計及び変更の複雑性を典型的には低級す \$ c

[0093]

コンフィギュレーション・マネージャ84がコンフィギュレーション・データによって 議別されたファームウェアをロードする前に、コンフィギュレーション・マネージャは加 速器44がコンフィギュレーション・データによって規定されたコンフィギュレーション を支援し得るかを決定する。例えば、もしコンフィギュレーション・データがコンフィギ コレーション・マネージャ84に加速器44の特定PLIC(不図示)に対するファーム ウェアをロードさせるように命令すれば、コンフィギュレーション・マネージャ84ほデ 一タをロードする前にそのPLICが存在していることを確認する。もしPLICが存在 しなければ、コンフィギュレーション・マネージャ84は加速器44の初期化を停止して 、加速器がそのコンフィギュレーションを支援しないことをオペレータに通知する。

[0094]

コンフィギュレーション・マネージャ84が、加速器が規定されたコンフィギュレーシ ヨンを支援することを確認した後、コンフィギュレーション・マネージャはファームウェ アを加速器44にロードし、該加速器がそのファームウェアで、例えばそのファームウェ アをファームウェア・メモリ52にロードすることによって、そのハード・コンフィギュ レーションを設定する。典型的には、コンフィギュレーション・マネージャ84は、生成 、構造、並びに、動作の点で綴るのチャネル104と類似している1つ酸はそれ以上のチ ヤネル104。を介して加速器44にファームウェアを送信する。またコンフィギュレー ション・マネージャ84は1つ或はそれ以上のチャネル104。を介して加速器44から データをも受信し得る。例えば、舶連器44はそのハード・コンフィギュレーションの破 葉した設定の確認をコンフィギュレーション・マネージャ84に送信し得る。

[0095]

加速器 4 4 のハード・コンフィギュレーションが設定された後、コンフィギュレーショ ン・マネージャ84は、86と連携して先に議論されたように例外マネージャ84からの

50

30

例外取り扱い命令に応じて加速器のハード・コンフィギュレーションを設定し得る。例外取り扱い命令に応じて、コンフィギュレーション・マネージャ84はレジストリ70から適切なコンフィギュレーション・データをダウンロードし、そのコンフィギュレーション・データによって識別された再構成ファームウェアをロードして、そのファームウェアをチャネル104。を介して加速器44に送信する。コンフィギュレーション・マネージャ84はチャネル104。を介して加速器44から成就された再構成の確認を受信し得る。図6と理携して先に議論されたように、コンフィギュレーション・マネージャ84は、ライン89(図4)を介して例外マネージャ82から直接的に、或は、チャネル104。。、

[0096]

またコンフィギュレーション・マネージャ84は、図6と連携して先に議論されたように、例外マネージャ84からの例外取り扱い命令に応じてデータ処理アプリケーション80を再構成し得る。例外取り扱い命令に応じて、コンフィギュレーション・マネージャ84はデータ処理アプリケーション80に対して、談動作或は他の理由のため、加速器44か実行することができない動作を実行させるべく、それ自体を再構成するように命令する。コンフィギュレーション・マネージャ84は、ライン87(図4)を介して直接的に、或はチャネル104 $_{4p1}$ 、 $_{1}$   $_{2}$   $_{3}$   $_{4}$   $_{5}$   $_{5}$   $_{7}$   $_{1}$   $_{2}$   $_{3}$   $_{1}$   $_{5}$   $_{7}$   $_{1}$   $_{1}$   $_{1}$   $_{1}$   $_{2}$   $_{3}$   $_{4}$   $_{5}$   $_{7}$   $_{1}$   $_{1}$   $_{1}$   $_{1}$   $_{2}$   $_{3}$   $_{4}$   $_{5}$   $_{7}$   $_{1}$   $_{1}$   $_{1}$   $_{2}$   $_{3}$   $_{4}$   $_{5}$   $_{7}$   $_{8}$   $_{1}$   $_{1}$   $_{1}$   $_{2}$   $_{3}$   $_{4}$   $_{5}$   $_{5}$   $_{7}$   $_{1}$   $_{2}$   $_{3}$   $_{4}$   $_{5}$   $_{5}$   $_{7}$   $_{8}$   $_{7}$   $_{8}$   $_{7}$   $_{8}$   $_{9}$ 

[0097]

更に個7で参照されるように、コンフィギュレーション・マネージャ82の代替実施何が想定されている。例えば、コンフィギュレーション・マネージャ82は、加速器高動作の発生以外の理由で、加速器44或はデータ処理アプリケーション80を再構成し得る。 【0098】

先行する議論は当業者が本発明を作製し使用することを可能とすべく提示されている。 種々実施例への様々な変更は当業者には容易に明かであろうし、ここでの包括的な原則は 本発明の精神及び範囲から逸脱することなしに他の実施例及び適用例に適用され得る。よ って、本発明は関示された実施例に限定されることが意図されておらず、ここに開示され た原理及び特徴と一貫した最も広い範囲と一致されるべきものである。

【図面の額甲な説明】

[0099]

【図1】図1は、従来の多数プロセッサ・アーキテクチャを有する計算マシンのプロック 線図である。

【図2】図2は、従来のハードウェアに組み込まれたパイプラインのブロック線図である。

【図3】図3は、本発明の実施例に従ったピアーベクトル・アーキテクチャを有する計算 マシンの機略プロック線図である。

【図4】図4は、本発明の実施例に従った図3のホストプロセッサの機能的プロック線図 である。

【図 5】図 5 は、本発明の実施例に従った図 4 のデータ処理アプリケーションとパイプライン・バスの間におけるデータ転送経路の機能的ブロック線圏である。

【図 6 】図 6 は、本発明の実施例に従った図 4 の加速器例外マネージャとパイプライン・ バスの間におけるデータ転送経路の機能的プロック線図である。

【図7】図7は、本発明の実施機に従った図4の加速器コンフィギュレーション・マネージャとパイプライン・バスの間におけるデータ転送経路の機能的ブロック線図である。

【符号の説明】


[00100]


10 計算マシン


50


10

```
1 4
     共同プロセッサ
4 0
    ピアーベクトル・マシン
4 8
     ホストプロセッサ
4 4
    バイプライン加速器
4 6
    プロセッサ・メモリ
    インターフェース・メモリ
48
5 0
    バイブライン・バス
5 2
     ファームウェア・メモリ
5 4
    生データ入力ポート
5.8
    処理済みデータ出力ポート
                                                  10
8 I
    ルータ
6 2
    処理ユニット
6 4
    メッセージ・ハンドラー
6 6
    処理ユニット・メモリ
6 8
    ハンドラー・メモリ
7 0
    加速器コンフィギュレーション・レジストリ
7 2
    メッセージ・コンフィギュレーション・レジストリ
7 4
    ハードウェアに組み込まれたパイプライン
    バイブライン・ユニット
7.8
8.0
    データ処理アプリケーション
                                                 20
8 2
    加速器例外マネージャ
8 4
    加速器コンフィギュレーション・マネージャ
8 6
    データ転送オブジェクト
8 8
    通信オブジェクト
9 0
    入力リーダ
9.2
    出力リーダ
9 4
    入力半 二一
9.6
    出力キュー
    オブジェクト・ファクトリー
98
100,-100。 スレッド
                                                 30
106,-106,
           バッファ
```









	INTERNATIONAL SEARCH I	REPORT	PCT/US 03/34		
A. GIA35	FEAROWOF WELECT MATTER SOCEF 9/46				
***	\$70. 21.40				
Accompage	o tocorrentional Parlant Chamble ation (IPC) or to book nutrional causal	Screens and 8°C			
R FIELDS	SEARCHED				
IPC 7	Constitution basicioso (classification system folioseed by cassification system folioseed by cassifica- GOGF	ence discussions			
Secuments	Rich Schauberd officer fluid (Happart) (Social technique) for this extent (high	उपने प्राच्याकामा इस विकास	nded in the back property	<b>M</b>	
Electronic o	and the consequence processes and the majority (which is speed \$550	idea anti whose practice	Spinger secretary spings		
EPO-In	ternal, INSPEC				
c. pocusa	BHTS COMBRESHED TO BE ARLEYART	······································			
Caseboth .	Caregory * Citedox of discorders, with indicates, where expresponds, of the relevant perception				
À	EP 0 694 847 A (18M) 31 January 1996 (1996-01-31) column 1, line 1 - column 5, lin	e 50	Control of the Contro	1-61	
Ř	US 4 996 771 A (NEUSTAEDTER TARL) Il September 1990 (1990-09-)1) abstract			1-61	
	column 1. Hine 12 - column 3, 11	ne 14			
			ides paraes		
			***************************************		
i				······	
	nt documents are necessarily for configuration of too.	Patent tamby m	erotere and level in erote	¥.	
	regionise of citied discurrances: It defining the general cities of the less which to not	tribut transverse vetal """ Some etitic yraning to	etinod after the tostereeting not to condict with the leg the provider to	backages pro missach come	
All document self-anglities periods state of the left which is not a committee of the confidence of th					
	of which may brow doubte on priving claimse) or to claim to editable the decision can give or presence of other emocial measure (as: apportfolia)	do constant and constant account	er novel of campolity out Palaciens of the document Al reconsiste the calculation	STANDARD COMPANY OF	
	nd enformings for any onest affections ones, bears, professionary con-	cannos de pomaco decidos es anamentos	ect to consider an inventera lead with cines of those other ration twenty obvious to a	alog when the	
	on the Descriptioned before a tree supermensioned, spirital cleare (ent.	.g. decreases mesupes o		harata anaka	
Code of 800 e	things consideration by such specializates the bediency	·,·····	B MAN LEGISCON GOOGLES LACO	<b>34</b> 3	
23 December 2004 07/01/2005					
rikuse endin	ofing existence of the ISA European Passet (Probe P.S. 5016 Probations 2	Authorized officer	<del></del>		
	14, - 224) 157 Figure 1 Fee: Ex. 11 - 23 340-2144, Tx. 31 257 epo es. Fee: 5431-75; 340-3815	Brandt,	ð		
vos CCCCSAP		<i></i>			

# INTERNATIONAL SEARCH REPORT

INTERNATIONAL SEARCH REPORT						m tional Application No Ft.1/US 03/34559		
Protect document offed in search report		Publication class	Pateni femily memberiej		Proficeton dete			
EP 0694847	A	31-01-1996	บร	5568614	A	22~10~1996		
			EA	2152984	A)	30-01-1998		
			E.F	0694847	SA	31-01-1996		
			30	3251815	82	28-01-2002		
			J.P	8095075	A	27-02-1996		
			KR	163234	81	15-01-1999		
US 4956771	A	11-09-1990	NONE	*******				

E-date catch argents to Common passals transact framewith Scients

## フロントページの続き

(31) 優先権主張番号 10/683, 932

(32)優先日 平成15年10月9日(2003, 10.9)

(33)優先権主張国 米国(BS) (31)優先権主張番号 10/684,053

(32)優先日 平成15年10月9日(2003, 10.9)

(33)優先権主張图 来图(US) (31)優先権主張番号 10/684,057

(32)優先日 平成15年10月9日(2003, 10.9)

(33)優先権主張四 米四(15)

(81) #\$2(191 AP(BW, GH, GW, KE, LS, WW, NZ, SD, SL, SZ, TZ, UG, ZM, ZW), EA(AM, AZ, BY, KG, KZ, MD, RU, TJ, TW), EP(AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, F1, FR, GB, GR, HU, 1E, TT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OA(BF, BJ, CF, CG, C1, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, BC, EE, ES, F1, GD, GD, GE, GH, GM, HR, HU, 1D, JL, TN, TS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, M K, MN, MW, MZ, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SI, SY, TJ, TW, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZW, ZW

(74)代理人 100135585

介理士 西尾 務

(72)発明者 マートゥル、チャンダン

アメリカ合衆国 バージニア州 20109 マナサッス、ブライペーティス コート 1116

(72)発明者 ヘレンバッハ, スコット

アメリカ合衆国 バージニア州 20106 アメッスビル, クアイル リッジ ドライブ 15 381

(72)発明者 ラーブ、ジョン、ダブリュ

アメリカ合衆国 バージニア州 20110 マナサッス、リバー クレスト ロード 9350